Categoría: Nube e Infraestructura como Servicio

Behind the Builders: As the RibbonFET transistor arrives with Intel 18A, Chung-Hsun Lin works at the crossroads of silicon ambitions and physical reality. When Global Foundries decided to shift away from the pursuit of leading-edge silicon technology nodes in 2018 (after IBM did in 2015), Chung-Hsun Lin wasn’t ready to give up. “At that time, I found in my heart, I still want to get my hands dirty working on the leading edge,” Lin says. He had helped build a variety of silicon technologies at Global Foundries and IBM, including the 14-nanometer SOI FinFET process that underpinned IBM’s Summit, which debuted in 2018 as the world’s top supercomputer. When he joined Intel that same year, he earned a fascinating assignment: leading the pathfinding device group to build Intel’s next-generation transistor, a gate-all-around design later dubbed RibbonFET. More: All News from Intel Foundry Direct Connect 2025 In 2011, Intel pioneered FinFET, the first major redesign of the CMOS transistor since its 1960s introduction. By the time Lin joined Intel, it was clear another new design would eventually be needed to keep making transistors smaller, faster and more efficient. If Lin wanted leading edge, he got it. Developing a new transistor would be arguably the most leading-edge job on the planet. The Intersection of Theory, Silicon Reality and Customer Needs Almost seven years later, Lin and his colleagues’ toil to turn RibbonFET from concept to high-volume manufacturing has been realized. RibbonFET makes its debut as part of the Intel 18A process node. Much anticipated for the past four years, Intel 18A is predicted to push Intel back to competitive leading-edge semiconductor manufacturing. It’s the manifestation of Intel’s redoubling on manufacturing prowess and its first major offering as a provider of foundry services for both internal and external chip design teams. And Lin has played a unique role in its development from his first day at Intel. Today, Lin is a senior principal engineer and leader of the Device Engineering Group within Intel Foundry Technology and Manufacturing – the division working on several future silicon process nodes, including Intel 18A, Intel 14A and beyond. Device engineering, it turns out, is where bet-the-company ambitions collide with the reality of what teams can reliably build on silicon wafers. Lin and his team lead a collaborative effort across Intel Foundry to set the performance targets for each future process node – for the transistors and interconnects – and then join forces to achieve those targets in silicon. They also encapsulate all the resulting specifications for each node in the process development kit, or PDK. “The PDK is how we talk to our customers,” explains Lin. The PDK is no less important than the silicon technologies it represents – he calls it an “implied contract” with customers for how the node will behave and perform. Owning all this puts device engineering at the center of process node development, reaching deep into both theory and physical silicon processes. “We are kind of a bridge, orchestrating all these things to build the PDK with the process and Design Technology Platform teams,” Lin says. It needs to digitally mirror the physical technologies as accurately as possible. To complicate things a bit, customers and partners need the PDK early, long before the silicon process is complete and ready for high-volume production. At the beginning, the PDK is the set of years-ahead projections the collective teams think they can achieve by the time process development is complete. Listening to Customers and Earning their Trust “We have to be humble,” Lin says. Foundry is all about customer service, “and we are learning to listen to customers and deliver what they need.” “Process development in leading-edge technology is exciting because there’s constant learning and improvement,” he notes. Customers expect some unpredictability on the silicon frontier, “but they want full transparency.” Embracing collaboration with partners fosters shared insights and, over time, builds trust between internal and external teams. Lin and team develop and maintain several PDKs in parallel – working to apply lessons across programs quickly and continuously improve the development process itself – but Intel 18A is special. “We’re trying to regain process leadership,” Lin says. Intel 18A contains a pair of new technologies that are radically different from their predecessors: PowerVia, which moves each chip’s power delivery network to the “back” (the bottom, in layman’s terms) side of the wafer, and RibbonFET, the totally new design for the transistors at the heart of every chip. Two years ago, Intel proved out PowerVia with a special in-between process node that used well-worn FinFET transistors as a control mechanism to iron out a new two-part manufacturing process, which goes from making chips like pizzas, from the bottom up, to making them like precision flipped omelets. RibbonFET uses a gate-all-around design and “is probably the most difficult transistor ever built,” Lin says. Continuing the geometric revolutions, RibbonFET flips the fins of the FinFET on their sides and stacks them vertically, where they can lie as “ribbons” much closer together (from around 30 nanometers apart to 10). It’s worth the trouble: With the gate surrounding the ribbons, the transistors work better. Altogether, each transistor switches faster (delivering more performance), runs more efficiently (using less power) and takes up less area on the wafer. It represents Moore’s Law fulfilled. What makes the RibbonFET hard to make is its three-dimensional intricacy. To peek into just one slice of it: Materials that form the suspended horizontal ribbons are layered across the entire bare silicon wafer first – and then etched away except where ribbons are needed. New layers are added, trenches are etched, and new materials are deposited in precise locations, sometimes atom by atom. Triple Trade-Offs, Fulfilling Projections and Unshakeable Optimism The whole process must be unfailingly repeatable and reliable. “Yield, performance and reliability always hurt each other because whenever you improve one, the other two might suffer,” Lin explains. “They always triple the trade-off.” But it can be defeated. Lin is a fan of the mindset cultivated by Youssef El-Mansy, a former Intel vice president who led

Detrás de los constructores: mientras el transistor RibbonFET llega con Intel 18A, Chung-Hsun Lin trabaja en la encrucijada de las ambiciones del silicio y la realidad física. Cuando Global Foundries decidió  alejarse de  la búsqueda de nodos de tecnología de silicio de vanguardia en 2018 (después de que IBM lo hiciera en 2015), Chung-Hsun Lin no estaba listo para darse por vencido. “En ese momento, sentí en mi corazón que todavía quería ponerme manos a la obra trabajando en la vanguardia”, dice Lin. Había contribuido al desarrollo de diversas tecnologías de silicio en Global Foundries e IBM, incluyendo el proceso SOI FinFET de 14 nanómetros que sustentaba  el Summit de IBM , que debutó en 2018 como la supercomputadora líder del mundo. Cuando se unió a Intel ese mismo año, recibió una asignación fascinante: liderar el grupo de dispositivos de búsqueda de rutas para construir el transistor de próxima generación de Intel, un diseño de puerta envolvente posteriormente denominado RibbonFET. En 2011, Intel fue pionero en FinFET, el primer rediseño importante del transistor CMOS desde su introducción en la década de 1960. Cuando Lin se unió a Intel, estaba claro que eventualmente se necesitaría otro diseño nuevo para seguir fabricando transistores más pequeños, más rápidos y más eficientes. Si Lin quería tecnología de vanguardia, la tenía. Desarrollar un nuevo transistor sería, sin duda, el trabajo más vanguardista del planeta. La intersección de la teoría, la realidad del silicio y las necesidades del cliente Casi siete años después, el esfuerzo de Lin y sus colegas para convertir el RibbonFET del concepto a la fabricación en grandes volúmenes se ha hecho realidad. RibbonFET debuta como parte del  nodo de proceso Intel 18A . Muy esperado durante los últimos cuatro años, se prevé que Intel 18A impulse de nuevo la competitividad en la fabricación de semiconductores de vanguardia. Es la manifestación del redoblamiento de la capacidad de fabricación de Intel y su primera gran oferta como proveedor de servicios de fundición para equipos de diseño de chips, tanto internos como externos. Y Lin ha desempeñado un papel único en su desarrollo desde su primer día en Intel. En la actualidad, Lin es ingeniero principal sénior y líder del Grupo de Ingeniería de Dispositivos dentro de Intel Foundry Technology and Manufacturing, la división que trabaja en varios nodos de procesos de silicio futuros, incluidos Intel 18A, Intel 14A y más allá. Resulta que la ingeniería de dispositivos es donde las ambiciones de apostar la empresa chocan con la realidad de lo que los equipos pueden construir de forma fiable sobre obleas de silicio. Lin y su equipo lideran una iniciativa de colaboración en Intel Foundry para establecer los objetivos de rendimiento de cada futuro nodo de proceso (para los transistores y las interconexiones) y, posteriormente, unir fuerzas para alcanzar dichos objetivos en silicio. También encapsulan todas las especificaciones resultantes para cada nodo en el kit de desarrollo de procesos (PDK). «El PDK es nuestra forma de comunicarnos con nuestros clientes», explica Lin. El PDK es tan importante como las tecnologías de silicio que representa; lo denomina un «contrato implícito» con los clientes sobre el comportamiento y el rendimiento del nodo. Poseer todo esto sitúa la ingeniería de dispositivos en el centro del desarrollo de nodos de proceso, profundizando tanto en la teoría como en los procesos físicos de silicio. «Somos una especie de puente, orquestando todo esto para construir el PDK con los equipos de proceso y de la Plataforma Tecnológica de Diseño», afirma Lin. Debe reflejar digitalmente las tecnologías físicas con la mayor precisión posible. Para complicar aún más las cosas, los clientes y socios necesitan el PDK con antelación, mucho antes de que el proceso de silicio esté completo y listo para la producción a gran escala. Inicialmente, el PDK es el conjunto de proyecciones a años vista que los equipos creen poder lograr una vez finalizado el desarrollo del proceso. Escuchar a los clientes y ganarse su confianza “Tenemos que ser humildes”, dice Lin. En Foundry, la prioridad es la atención al cliente, “y estamos aprendiendo a escuchar a los clientes y a ofrecerles lo que necesitan”. “El desarrollo de procesos en tecnología de vanguardia es emocionante porque implica aprendizaje y mejora constantes”, señala. Los clientes esperan cierta imprevisibilidad en la frontera del silicio, “pero desean transparencia total”. Promover la colaboración con socios fomenta el intercambio de conocimientos y, con el tiempo, genera confianza entre los equipos internos y externos. Lin y su equipo desarrollan y mantienen varios PDK en paralelo, trabajando para aplicar lecciones aprendidas en todos los programas con rapidez y mejorando continuamente el proceso de desarrollo, pero Intel 18A es especial. «Estamos intentando recuperar el liderazgo en el proceso», afirma Lin. Intel 18A contiene un par de nuevas tecnologías que son radicalmente diferentes de sus predecesores: PowerVia, que mueve la red de suministro de energía de cada chip al lado “posterior” (la parte inferior, en términos sencillos) de la oblea, y RibbonFET, el diseño totalmente nuevo para los transistores en el corazón de cada chip. Hace dos años, Intel  probó PowerVia  con un nodo de proceso intermedio especial que usaba transistores FinFET muy usados ​​como mecanismo de control para desarrollar un nuevo proceso de fabricación de dos partes, que va desde hacer patatas fritas como pizzas, desde abajo hacia arriba, hasta hacerlas como tortillas volteadas con precisión. RibbonFET utiliza un diseño de puerta envolvente y “es probablemente el transistor más difícil jamás construido”, afirma Lin. Continuando con las revoluciones geométricas, el RibbonFET invierte las aletas del FinFET y las apila verticalmente, donde pueden quedar como «cintas» mucho más juntas (de unos 30 nanómetros a 10). Merece la pena: con la puerta que rodea las cintas, los transistores funcionan mejor. En conjunto, cada transistor conmuta más rápido (ofreciendo mayor rendimiento), funciona con mayor eficiencia (consumiendo menos energía) y ocupa menos espacio en la oblea. Esto representa  el cumplimiento de la Ley de Moore  . Lo que dificulta la fabricación del RibbonFET es su complejidad tridimensional. Para analizarlo solo un poco: los materiales que forman las cintas horizontales suspendidas