Evitar que los circuitos integrados 3D se sobrecalienten es clave para permitir su uso generalizado.
A medida que crece la demanda de sistemas de microelectrónica más potentes y eficientes, la industria está recurriendo a la integración 3D — apilando chips uno encima del otro. Esta arquitectura de capas verticales podría permitir que los procesadores de alto rendimiento, como los utilizados para la inteligencia artificial, se empaqueten estrechamente con otros chips altamente especializados para la comunicación o la imagen. Pero los tecnólogos de todo el mundo se enfrentan a un gran desafío: cómo evitar que estas pilas se sobrecalienten.
Ahora, MIT Lincoln Laboratory ha desarrollado un chip especializado para probar y validar soluciones de enfriamiento para pilas de chips empaquetados. El chip disipa una potencia extremadamente alta, imitando los chips lógicos de alto rendimiento, para generar calor a través de la capa de silicio y en puntos calientes localizados. Luego, a medida que se aplican tecnologías de enfriamiento a la pila empaquetada, el chip mide los cambios de temperatura. Cuando se intercala en una pila, el chip permitirá a los investigadores estudiar cómo se mueve el calor a través de las capas de la pila y evaluar el progreso para mantenerlas frescas.
«Si tiene un solo chip, puede enfriarlo desde arriba o desde abajo. Pero si comienzas a apilar varios chips uno encima del otro, el calor no tiene dónde escapar. Hoy en día no existen métodos de enfriamiento que permitan a la industria apilar múltiplos de estos chips realmente de alto rendimiento», dice Chenson Chen, quien dirigió el desarrollo del chip con Ryan Keech, ambos laboratorios Grupo de Materiales Avanzados y Microsistemas.
El chip de evaluación comparativa ahora se está utilizando en HRL Laboratories, una compañía de investigación y desarrollo copropiedad de Boeing y General Motors, a medida que desarrollan sistemas de enfriamiento para sistemas integrados heterogéneos (3DHI) 3D. La integración heterógena se refiere al apilamiento de chips de silicio con chips no de silicio, como los semiconductores III-V utilizados en sistemas de radiofrecuencia (RF).
«Los componentes de RF pueden calentarse mucho y funcionar a potencias muy altas — agrega una capa adicional de complejidad a la integración 3D, por lo que es tan necesario tener esta capacidad de prueba», dice Keech.
La Agencia de Proyectos de Investigación Avanzada de Defensa (DARPA) financió el desarrollo del chip de evaluación comparativa del laboratorio para apoyar el programa HRL. Toda esta investigación proviene de los Sistemas de Gestión Térmica Integrada en Miniatura de DARPA para la Integración Heterogénea 3D (Minitherms3D) programa.
Para el Departamento de Defensa, 3DHI abre nuevas oportunidades para sistemas críticos. Por ejemplo, 3DHI podría aumentar el rango de sistemas de radar y comunicación, permitir la integración de sensores avanzados en plataformas pequeñas como vehículos aéreos no tripulados o permitir que los datos de inteligencia artificial se procesen directamente en sistemas desplegados en lugar de centros de datos remotos.
El chip de prueba se desarrolló a través de la colaboración entre diseñadores de circuitos, expertos en pruebas eléctricas y técnicos en el laboratorio Laboratorio Microelectrónica.
El chip cumple dos funciones: generar calor y detectar temperatura. Para generar calor, el equipo diseñó circuitos que podrían operar a densidades de potencia muy altas, en el rango de kilovatios por centímetro cuadrado, comparables a las demandas de potencia proyectadas de los chips de alto rendimiento hoy y en el futuro. También replicaron el diseño de los circuitos en esos chips, permitiendo que el chip de prueba sirviera como un sustituto realista.
«Adaptamos nuestra tecnología de silicio existente para diseñar esencialmente calentadores a escala de chips», dice Chen, quien aporta años de integración compleja y experiencia en diseño de chips al programa. En la década de 2000, ayudó al laboratorio a ser pionero en la fabricación de circuitos integrados de dos y tres niveles, liderando el desarrollo temprano de la integración 3D.
Los calentadores del chip emulan tanto los niveles de fondo de calor dentro de una pila como los puntos calientes localizados. Los puntos calientes a menudo ocurren en las áreas más enterradas e inaccesibles de una pila de chips, lo que dificulta que los desarrolladores de chips 3D evalúen si los esquemas de enfriamiento, como los microcanales que entregan líquido frío, están llegando a esos puntos y son lo suficientemente efectivos.
Ahí es donde entran los elementos de detección de temperatura. El chip se distribuye con lo que Chen compara con los «pequeños termómetros» que leen la temperatura en múltiples ubicaciones a través del chip a medida que se aplican refrigerantes.
Estos termómetros son en realidad diodos, o interruptores que permiten que la corriente fluya a través de un circuito a medida que se aplica voltaje. A medida que los diodos se calientan, la relación corriente-voltaje cambia. «Podemos verificar el rendimiento de un diodo y saber que es de 200 grados C, o 100 grados C, o 50 grados C, por ejemplo», dice Keech. «Pensamos creativamente sobre cómo los dispositivos podrían fallar por el sobrecalentamiento, y luego usamos esas mismas propiedades para diseñar herramientas de medición útiles.»
Chen y Keech — junto con otros expertos en diseño, fabricación y pruebas eléctricas en todo el laboratorio — ahora están colaborando con los investigadores de HRL Laboratories mientras combinan el chip con nuevas tecnologías de enfriamiento e integran esas tecnologías en una pila 3DHI que podría aumentar la potencia de la señal de RF. «Necesitamos enfriar el equivalente de calor de más de 190 CPU portátiles [unidades de procesamiento central], pero en el tamaño de un solo paquete de CPU», dijo Christopher Roper, investigador principal de HRL, en un reciente comunicado de prensa anunciando su programa.
Según Keech, la línea de tiempo rápida para entregar el chip fue un desafío superado por el trabajo en equipo a través de todas las fases del diseño, fabricación, prueba e integración heterogénea 3D del chip.
«Las arquitecturas apiladas se consideran la próxima frontera para la microelectrónica», dice. «Queremos ayudar al gobierno de los Estados Unidos a salir adelante en la búsqueda de formas de integrarlos de manera efectiva y permitir el mayor rendimiento posible para estos chips.»
El equipo de laboratorio presentó este trabajo en la Conferencia Anual de Aplicaciones de Microcircuitos Gubernamentales y Tecnología Crítica (GOMACTech)17-20 de marzo. MIT News. F. K. Traducido al español
Contacto