La combinación de apilamiento de silicio 3D y tecnología de empaquetado 2.5D permite plataformas informáticas personalizadas con un rendimiento, una potencia y unos costes innovadores.
PALO ALTO, California.,5 de diciembre de 2024 (GLOBE NEWSWIRE) –Compañía: Broadcom Inc.(NASDAQ: AVGO) anunció hoy la disponibilidad de su tecnología de plataforma 3.5D eXtreme Dimension System in Package (XDSiP™), que permite a los clientes de IA desarrollar aceleradores personalizados (XPU) de próxima generación. El 3.5D XDSiP integra más de 6000 mm2 de silicio y hasta 12 pilas de memoria de alto ancho de banda (HBM) en un dispositivo empaquetado para permitir la computación de alta eficiencia y bajo consumo de energía para IA a escala. Broadcom ha logrado un hito significativo al desarrollar y lanzar el primer XPU 3.5D cara a cara (F2F) de la industria.
La inmensa potencia computacional necesaria para entrenar modelos de IA generativos depende de clústeres masivos de 100.000 XPU que van creciendo hasta llegar a 1 millón. Estas XPU exigen una integración cada vez más sofisticada de capacidades de computación, memoria y E/S para lograr el rendimiento necesario y, al mismo tiempo, minimizar el consumo de energía y los costos. Los métodos tradicionales, como la Ley de Moore y el escalamiento de procesos, tienen dificultades para satisfacer estas demandas. Por lo tanto, la integración avanzada de sistemas en paquete (SiP) se está volviendo crucial para las XPU de próxima generación. Durante la última década, la integración 2.5D, que implica la integración de múltiples chiplets de hasta 2500 mm² de silicio y módulos HBM de hasta 8 HBM en un intercalador, ha demostrado ser valiosa para el desarrollo de XPU. Sin embargo, a medida que se introducen LLM nuevos y cada vez más complejos, su entrenamiento requiere un apilamiento de silicio 3D para lograr un mejor tamaño, potencia y costo. En consecuencia, la integración 3.5D, que combina el apilamiento de silicio 3D con el empaquetado 2.5D, está destinada a convertirse en la tecnología elegida para las XPU de próxima generación en la próxima década.
La plataforma 3.5D XDSiP de Broadcom logra mejoras significativas en la densidad de interconexión y la eficiencia energética en comparación con el enfoque Face-to-Back (F2B). Este innovador apilamiento F2F conecta directamente las capas metálicas superiores de los chips superior e inferior, lo que proporciona una conexión densa y confiable con una interferencia eléctrica mínima y una resistencia mecánica excepcional. La plataforma 3.5D de Broadcom incluye IP y flujo de diseño patentado para una construcción correcta y eficiente del apilamiento de chips 3D para interconexiones de energía, reloj y señal.
Principales ventajas del 3.5D XDSiP de Broadcom
- Densidad de interconexión mejorada: logra un aumento de 7 veces en la densidad de señal entre matrices apiladas en comparación con la tecnología F2B.
- Eficiencia energética superior: ofrece una reducción de 10 veces en el consumo de energía en interfaces de matriz a matriz al utilizar HCB 3D en lugar de PHY de matriz a matriz plana.
- Latencia reducida: minimiza la latencia entre los componentes de cómputo, memoria y E/S dentro de la pila 3D.
- Factor de forma compacto: permite tamaños de paquete e intercaladores más pequeños, lo que genera ahorros de costos y una mejor deformación del paquete.
La XPU 3.5D F2F líder de Broadcom integra cuatro chips de cómputo, un chip de E/S y seis módulos HBM, aprovechando los nodos de proceso de vanguardia de TSMC y las tecnologías de empaquetado CoWoS® 2.5D. La metodología de automatización y flujo de diseño patentada de Broadcom, construida sobre herramientas estándar de la industria, ha asegurado el éxito a la primera a pesar de la inmensa complejidad del chip. El XDSiP 3.5D ha demostrado una funcionalidad completa y un rendimiento excepcional en bloques IP críticos, incluidos SerDes de alta velocidad, interfaces de memoria HBM e interconexiones de chip a chip. Este logro subraya la experiencia de Broadcom en el diseño y prueba de circuitos integrados 3.5D complejos.
“El empaquetado avanzado es fundamental para los clústeres XPU de próxima generación, ya que estamos alcanzando los límites de la Ley de Moore. En estrecha colaboración con nuestros clientes, hemos creado una plataforma XDSiP 3.5D basada en la tecnología y las herramientas de los socios de TSMC y EDA”, afirmóFrank Ostojic, Vicepresidente Sénior y Gerente General de la División de Productos ASIC de Broadcom. “Al apilar los componentes de los chips de manera vertical, la plataforma 3.5D de Broadcom permite a los diseñadores de chips combinar los procesos de fabricación adecuados para cada componente, al tiempo que reduce el tamaño del intercalador y del paquete, lo que genera mejoras significativas en el rendimiento, la eficiencia y el costo”.
«TSMC y Broadcom han colaborado estrechamente durante los últimos años para reunir los procesos lógicos más avanzados de TSMC y las tecnologías de apilamiento de chips 3D con la experiencia en diseño de Broadcom», afirmó el Dr.Kevin Zhang, Vicepresidente Senior deDesarrollo de negocios y ventas globalesy codirector adjunto de operaciones de Taiwan Semiconductor Manufacturing Company. “Esperamos convertir esta plataforma en un producto para impulsar innovaciones en inteligencia artificial y permitir el crecimiento futuro”.
“Con una asociación de más de una década, Fujitsu y Broadcom han logrado llevar con éxito al mercado múltiples generaciones de ASIC de computación de alto rendimiento”, afirmóNaoki Shinjo, Vicepresidente Senior y Director deDesarrollo de tecnología avanzada, Fujitsu. “La última plataforma 3.5D de Broadcom permite que el procesador ARM de 2 nanómetros de próxima generación de Fujitsu, FUJITSU-MONAKA, alcance un alto rendimiento, un bajo consumo de energía y un menor costo”.
Con más de cinco productos 3.5D en desarrollo, la mayoría de los clientes de IA de consumo de Broadcom han adoptado la tecnología de la plataforma 3.5D XDSiP y los envíos de producción comienzan Febrero de 2026.Broadcom News. Traducido al español
Contacto